JP-A-64-11316 proposes, in claim 1, a method for fabricating an SOI structure by epitaxially growing a monocrystalline silicon film on a surface layer of a substrate made of one of sapphire and magnesia spinel, and by forming a high resistant layer at an interface between the surface layer and the monocrystalline silicon film by an annealing treatment performed in a short period of time.

?S PN=64011316 0 PN=64011316 S2 ?S PN=01011316 1 PN=01011316 ?T 3/5

3/5/1 DIALOG(R) File 347: JAPIO (c) 2000 JPO & JAPIO, All rts. reserv.

02713716 **Image available** FORMATION OF SOI STRUCTURE

PUB. NO.: 01-011316 [JP 1011316 A] PUBLISHED: January 13, 1989 (19890113)

INVENTOR(s): KAWAHARA KEITA

APPLICANT(s): SANYO ELECTRIC CO LTD [000188] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.: 62-167292 [JP 87167292] July 03, 1987 (19870703) FILED:

INTL CLASS: [4] H01L-021/20; H01L-021/324; H01L-027/12 JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS)

Section: E. Section No. 752, Vol. 13, No. 186, Pg. 26, May JOURNAL: 02, 1989 (19890502)

ABSTRACT

PURPOSE: To suppress leakage current upon the forming of a transistor element (MOSFET), by performing a high-temperature annealing process to form a high-resistance layer on an interface of a single-crystal Si film which is formed on an Al(sub 2)O(sub 3) layer or a MgO/Al(sub 2)O(sub 3) layer by epitaxial growth.

CONSTITUTION: A single-crystalline Si film 3 of about 500nm in thickness is formed at 950 deg.C of growth temperature is formed on a MgO/Al(sub 2)O(sub 3) film 2 by a vapor phase epitaxial growth method in which heat decomposition of a silane (SiH(sub 4)) gas is performed. This substrate is provided with a lamp annealing process at 1200 deg.C or above and for about 10 seconds in a nitrogen atmosphere by lamp heating, so that a high-resistance layer 4 is formed on an interface between the MgO-Al(sub 2)O(sub 3) film 2 and the single-crystal Si film 3.

19 日本国特許庁(JP)

⑩ 特許出願公開

四公開特許公報(A)

昭64-11316

@Int Cl.4

識別記号

庁内整理番号

匈公開 昭和64年(1989)1月13日

H 01 L 21/20 21/324 27/12

7739-5F

7514-5F 審査請求 未請求 発明の数 1 (全4頁)

図発明の名称

SOI構造の形成方法

②特 願 昭62-167292

願 昭62(1987)7月3日 23出

@発 明 者

原

桂 太

大阪府守口市京阪本通2丁目18番地 三洋電機株式会社内

60円。 顋 人 三洋電機株式会社

大阪府守口市京阪本通2丁目18番地

砂代 理 弁理士 西野 卓嗣

外1名

L 発明の名称

SOI構造の形成方法

2 特許請求の範囲

1)少なくとも表面がサフアイアあるいはマグ オンアスピネル層である基板上に単結晶シリコン_ 膜をエピタキシヤル成長させて形成し、短時間の アニール処理によりサフアイアあるいはマグネシ アスピネル層と単結晶シリコン膜との界面に高抵 抗層を形成することを特徴としたSOI構造の形 成方法。

3. 発明の詳細な説明

イ) 産業上の利用分野

本発明はSOI構造の形成方法に関し、特に上 暦のシリコン(8 i) 膜にトランジスタ案子を形 成して良好な特性の得られる801構造を形成す るものである。

ロ)従来の技術

絶縁届上に単結晶シリコン膜を形成したものは SOI (Silicon on Insulator)構造と

称され、半導体集積回路における高泉積化、高速 化、低消費電力化が図れるものとして知られてい る。

SOI構造の一つに、サフアイア(Aℓ203)ヤマグネシアスピネル (M g O ・ A l 2 O 3) 等の単結晶絶縁層で素子分離するものがある。例 たば「信学技報」▼01.86、No.156、第2 1頁乃至第26頁「S1/MgO.Al203/ S1構造の801成長技術」にあるように、81 基板上に絶縁膜としてAℓ205膜やMg0.A ℓ203膜を結晶成長させ、更にその上に単結晶 81膜を成長させるものである。

斯様を構造の単結晶S1膜上にトランジスタ素 子(MOSFBT)を形成した場合、S1膜とM 80・A ℓ 2 0 3 膜との界面において導電槽(所 謂パックチャネル)が存在するために、ソース. ドレイン間におけるリーク電流が大きいという間 題があつた。との導電層はMg0・Al203膜 上にS1膜をエピタキシヤル成長させる際にMg O・A l 2 O 3 膜からのA l、Mg等のオートド

- ピングにより、81膜との界面付近にA &やM 8 等を高濃度に含んだ欠陥の多い部分として形成 されるものと考えられている。

前述の報告において、このようなオートドービングを防ぐために31膜の成長初期の温度を低減化し、多少の成果を上げているが、成長温度を低くしすぎると31のエピタキシャル成長がしないので、成長温度の低減によるオートドーピングの抑制には限界がある。

へ)発明が解決しようとする問題点

本発明は上述の点に留意して為されたもので、トランジスタ素子(MOSFET)を作製したときにリーク電流を非常に小さなものとすることのできるSOI構造の形成方法を提供するものである。

ニ)問題点を解決するための手段

本発明はA ℓ 2 0 3 層あるいは M 8 0 · A ℓ 2 0 3 層上にエピタキシャル成長させた単結晶 S 1 膜との界面に、短時間の高温アニール処理により高抵抗層を形成させるものである。

尚、(3)は単結晶S 1 膜(3)の成長時にM g O · A ℓ 2 O 3 膜(2)からの A ℓ や M g の オートドーピング により形成される導電層である。

この様にしてS1/Mg0・Aℓ203/S1
のS0I構造が形成されるが結晶成長方法として
上述のものに限られるわけでなく、例えば単結晶
S1膜の形成方法について熱CVD以外のCVD
を用いたり、固相成長を行うものであつても良い。

次にとの基板をランブ加熱により、窒素雰囲気中、1200で以上で約10秒間ランブアニール処理を行い、Mg0-Al203既(2)と単結晶S 1膜(3)との界面に高抵抗層(4)を形成する(第1図 C)。

X 憩励起光電子分光法(X P S)を用いて、このSOI構造の各構成元素の深さ方向の組成分布を調べた結果を第2図及び第3図に示す。第2図はアニール前(第1図B)の組成分布を、第3図はアニール後(第1図C)の組成分布を示すもので、破額はAℓ(酸化物)、一点鎖額はM S (酸化物)、二点鎖額はS1(単体)、および実線は

ホ)作 用

アニール処理を施すことにより、A ℓ 2 0 3 層 あるいはM g 0 · A ℓ 2 0 3 層中の酸素が単結晶 S 1 膜と反応して、A ℓ 中 M g が拡散しているA ℓ 2 0 3 層 あるいはM g 0 · A ℓ 2 0 3 層と単結晶 S 1 膜との界面に高抵抗陽を形成する。 この高抵抗磨により単結晶 S 1 膜上に M 0 S P E T を形成した場合のリーク電流が抑制される。

へ) 突 施 例

この M B O · A ℓ 2 O 3 限(2)上に、シラン (S 1 H 4) ガスの熱分解による気相エピタキシャル 成長法により、成長温度 9 5 0 ℃で膜厚約 5 0 0 ロエの単結晶 S 1 膜(3)を形成する (第 1 図 B)。

6

S1(酸化物)を示す。

第2図から分かる様にアニール前では、単結晶 S 1 版(3)とMgO.A ℓ 2 O 3 膜(2)との界面にオ -トドーピングによるAℓ(酸化物)やMg(酸 化物)が存在し、導電層(3)が形成されている。しか し第3図から分かる様に、アニール処理を施すと 単結晶S1膜(3)とMgU・Al2C5膜(2)との界 面に81(叙化物)が存在しており、との界面に 存在した尋館層(3)の S 1 がアニールにより数化さ れている。また、アニール処理により、Al、M gはどくわずかの外向拡散を示すが、Sil(酸化 物)の形成量に比べると小さい。つまり、単結晶 S 1 膜(3)とMgO.Ae203膜(2)の反応による 写電間(3)の欧化反応が急速に進行して、A &、 X gの再拡散が無視できる程小さいので、アニール によつて形成される酸化層(高抵抗層(4))の表面 層側へ新たにAeやMgによる導電層は形成され ない。即ち、アニール処理によつて単結晶 8 1 膜 (3)とMBO・A & 2 O 5 膜(2)との界面には導電層 (3)を酸化した高低抗層(4)が形成される。

従つて単結晶S1限(3)上にMOSPBTを作製した場合、リーク電流の発生原因となる導電層(パックチャネル)がないので、リーク電流を大幅に小さくすることが可能となる。

尚、本契施例では絶縁型として、MgO・Al 203段を用いているが、Al203膜でも良く、 また、基板として単結晶31基板を用いずに、M 80・A ℓ 2 0 3 か A ℓ 2 0 3 葢板を用い、その上に単結晶 3 1 版を形成させたものでも良い。

ト)発明の効果

本発明は以上の説明から明らがな如く、短時間のアニール処理を施すことによつてMgO・Al 203やAl203間とその上の単結晶S1膜との界面に高抵抗層を形成している。この高抵抗層の存在により、MOSFBT形成時のリーク電流の発生を抑制することができる。

高抵抗層(Siの酸化層)の形成は、酸泵雰囲気中で長時間高温に職力酸化とは異なり、短時間のアニール処理で行われるのでAlかMgの再拡散はほとんどされない。

4. 図面の簡単な説明

第1図A乃至Cは本発明の一実施例の工程説明図、第2図はアニール前の組成分布を示す図、第3図はアニール後の組成分布を示す図、第4図はMOSPBTのチャネル電流のベース電圧依存性を示す図である。

(1)…単結晶S 1 基板、(21... M g O . A ℓ 2 O s

9

膜、(3)…単結晶 S 1 膜、(4)…高抵抗層。 出題人 三洋 電 機 株式 会 社 代理人 弁理士 西 野 卓 嗣(外1名)

第1図







